Что ж, забудьте об уменьшении микросхем и сосредоточьтесь на усовершенствовании интерпозера. TSMC реализовала это, обнародовав огромные планы относительно следующего поколения упаковки SoW.

TSMC рассматривает упаковку чипов следующего поколения «SoW» как решающий фактор для продвижения в будущее и увеличения размера чипов, чем когда-либо!

Прежде чем углубиться в то, что раскрыла TSMC, давайте поговорим о промежуточных устройствах. Представьте себе чип в вашей руке. Ну, это мощный аргумент, если вы так предполагаете. Теперь, если вы хотите использовать больше возможностей одного чипа, вместо того, чтобы идти по пути инноваций, отрасль объединяет несколько чипов и соединяет их друг с другом для достижения совокупной мощности. Для этого пригодятся интерпозеры или корпусы чипов. В эпоху искусственного интеллекта и высокопроизводительных вычислений, когда вычислительная мощность стала более необходимой, чем когда-либо, упаковка чипов сыграла решающую роль в продвижении отрасли вперед, и, похоже, так будет продолжаться.

На технологическом симпозиуме TSMC , где компания продемонстрировала свой процесс A16 и раскрыла множество других подробностей, компания дала нам краткое изложение того, чего ожидать от промежуточных устройств следующего поколения. Прямо сейчас традиционная упаковка CoWoS позволяет рынкам в 3,3 раза превышать лимит прицельной сетки TSMC. Под пределом прицельной сетки здесь понимается множитель, применяемый к стандартному ограничению размера прицельной марки для определения эффективной полезной площади; Проще говоря, чем больше множитель, тем лучше.

Переходя к более интересной части, TSMC сообщила, что ее предстоящая упаковка CoWoS-L, дебют которой запланирован на 2026 год, планирует иметь в 5,5 раз больше предела прицельной сетки TSMC, что означает, что она будет включать 12 стеков памяти HBM, а также вмещает подложку большего размера, размером 100 × 100 мм. Благодаря этому нововведению тайваньский гигант планирует добиться в 3,5 раза большей вычислительной производительности, чем у предыдущего поколения, и это только начало, поскольку у компании большие планы на будущее.

К 2027 году TSMC планирует представить CoWoS с восьмикратным увеличением прицельной сетки, поддержкой более крупной подложки размером 120 x 120 мм, интеграцией четырех различных SoIC и заданием нового тона для рынков. Также упоминается специальный стандарт упаковки SoW, который, как сообщается, имеет в 40 раз больше предела прицельной сетки вместе с шестьюдесятью стеками HBM и явно предназначен для будущих кластеров центров обработки данных, что показывает, что будущее действительно захватывающее, и SoW, TSMC рассчитывает достичь в 40 раз большей производительности, чем современные варианты.

Достижения в области упаковки микросхем показывают, что сокращение процессов — не единственный фактор, определяющий будущее вычислительных мощностей. Современные разработки уже показали нам, что CoWoS будет играть решающую роль в формировании будущего отраслей искусственного интеллекта и высокопроизводительных вычислений.